如何用cadence显示net飞线，cadence把vcc和gnd显示飞线

Cadence16.5画PCB时,怎么关闭飞线,只显示某一特定网络的飞线连接...

1、用的cadence的allegro的话，有个rats off可以关闭飞线的显示。

2、双击该飞线的NET，选择隐藏那个网络。或者，双击飞线连接的两个焊盘，在网络中选择No Net。或者就在原理图里改了然后更新PCB。

3、不知道你意欲何为？pcb制作完网络飞线应该不存在才对。如果只需除掉某两点之间的飞线，只需双击其中一个点，在出现的下拉菜单中找出net项，将其更改为notnet即可。希望能给你帮助。

4、要拼板，说明拼板之前的板子布线全部完成了，而且是没有任何问题的，才可以做板的。

5、allegro可以设置隐藏元器件上的飞线，你可以看看是不是被隐藏了，edit》net properties，在里面找到地的网络，看看no rat那栏是不是on，把它改成clear就好了。如果还是有问题，那你看看原理图上地是不是都是同个网络。

6、按快捷键N，然后选SHOW ALL NET就介意显示飞线了；PCB（ Printed Circuit Board），中文名称为印制电路板，又称印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的载体。

相关问答

Q1: cadence大侠请进,请问布局时如何隐藏线,很多线看上去很乱

1、设计流程应该是这样的：先画元理图，原理图中没有的封装需新建。然后再建立缺少的PCB封装，原理图画好后导入PCB，根据结构进行布局布线。 MPC850这个原理图封装需自己建，我找了下也没找到。

2、在allegro中，导入网络表，放置板子外框，禁止布线框，禁止摆放框。布局（重要且费时间）。推荐使用原理图交互布局，按照原理图功能模块进行布局。设计叠层，设定规则并进行布线工作。

3、具体操作步骤是 原理图修改好之后点file点export pyhsical 选中package design 选上repackage 选中update PCB EDITOR input board和output board都选择你需要修改的PCB文件 最下面得BACKANNOTATE是反标位号，选上之后点OK。

4、然后对信号线布线，目标是最大程度地满足时序；为满足design rule从而foundry能成功制造出该芯片而做的修补工作，如填充一些dummy等。常用的工具有Synopsys的ASTRO，Cadence的SE，ISE，Quartus II也可实现布局布线。

Q2: PCB布线的时候如何自动去掉飞线?

1、用的cadence的allegro的话，有个rats off可以关闭飞线的显示。

2、在Design工具栏，选择Option选项；进入Document Options选项框，在System框里面，去掉Connection Tracks前面的勾，即可把飞线隐藏了。

3、一种是在PCB编辑界面按“N”，弹出的菜单中选show Connections，再选“All” 即可 。

关于如何用cadence显示net飞线和cadence把vcc和gnd显示飞线的介绍到此就结束了，不知道你从中找到你需要的信息了吗 ？如果你还想了解更多这方面的信息，记得收藏关注本站。